

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09150543 A

(43) Date of publication of application: 10 . 06 . 97

(51) Int. CI

B41J 2/44

B41J 2/45

B41J 2/455 H01L 33/00

H04N 1/036

(21) Application number: 07310628

(22) Date of filing: **29 . 11 . 95**

(71) Applicant:

CANON INC

(72) Inventor:

TANIOKA HIROSHI OTSUBO TOSHIHIKO AMIMOTO MITSURU HATAKE SHIGEO


(54) IMAGE FORMING APPARATUS

(57) Abstract:

PROBLEM TO BE SOLVED: To enable high speed recording and to eliminate the difference in level of a recording position by dividing a plurality of recording elements into a plurality of blocks and scanning the recording elements contained in the adjacent blocks in mutually reverse directions.

SOLUTION: One hundred and twenty-eight (128) light emitting elements L1-L128 of respective self-scanning type LED chips 21-1-21-55 are divided into two blocks from the central part of them and latch circuits 23-11, 23-12-23-551, 23-552 are provided corresponding to the respective blocks. Recording images respectively held in parallel are shifted in mutually reverse directions by these latch circuits 23-11, 23-21-23-541, 23-551 to be respective signal outputted to ϕ11-1-ϕ11-55. Further, recording image signals held in parallel are shifted in a forward direction by the latch circuits 23-12,23-22-23-542, 23-552 to be outputted to signal wires ϕ12-1-ϕ12-55. By this constitution, high speed recording can be performed and the difference in level of a recording position is eliminated.

COPYRIGHT: (C)1997,JPO







(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-150543

(43)公開日 平成9年(1997)6月10日


(51) Int.Cl. ⁶	識別記号 庁内	整理番号	FΙ			技術	防表示箇所	
B41J 2/44			B41J	3/21		L		
2/45			H01L 33/00		J			
2/455			H 0 4 N 1/036 A					
H01L 33/00								
H 0 4 N 1/036								
			審查蘭求	大	請求項の数 6	OL (全 7 頁)	
(21)出願番号	特願平7310628		(71) 出願人	0000010	000001007			
				キヤノン	/株式会社			
(22)出顧日	平成7年(1995)11月29日			東京都大	大田区下丸子3	丁目30番2	号	
			(72)発明者	f 谷岡 5	\$			
				東京都大	大田区下丸子3	丁目30番 2	号キヤノ	
				ン株式会	社内			
			(72)発明者	大坪 传	建彦			
				東京都大	東京都大田区下丸子3丁目30番2号キヤノ			
				ン株式会	社内			
			(72)発明者	網本 潜	4			
				東京都大	田区下丸子3	「目30番2	号キヤノ	
				ン株式会	社内			
			(74)代理人	、弁理士	丸島 ((俄一			
						最終	質に続く	

(54) 【発明の名称】 画像形成装置

(57)【要約】

【課題】 複数個のLEDを線上に配列し時分割駆動し 記録する場合に生じる記録位置段差を防止する。

【解決手段】 複数の自己走査型LEDチップ21-1 ~21-55を夫々複数個のブロックに分割し、隣接するブロックに含まれるLEDを互いに逆方向に走査するよう駆動する。



10

20

40



【特許請求の範囲】

複数の記録素子を時分割駆動する画像形 【請求項1】 成装置において、前記複数の記録素子を複数個のプロッ クに分割し、隣接するブロックに含まれる記録素子を互 いに逆方向に走査するよう駆動することを特徴とする画 像形成装置。

【請求項2】 前記記録素子として発光素子を用いる請 求項1記載の画像形成装置。

【請求項3】前記発光素子として自己走査型LEDを用 いる請求項2記載の画像形成装置。

【請求項4】 時分割駆動される複数の記録素子を夫々 備えた複数の記録素子を有する画像形成装置において、 前記複数の記録チップの夫々の前記記録素子を複数個の プロックに分割し、隣接するブロックに含まれる記録素 子を互いに逆方向に走査するよう駆動することを特徴と する画像形成装置。

【請求項5】 前記記録素子として発光素子を用いる請 求項4記載の画像形成装置。

【請求項6】 前記発光素子として自己走査型LEDを 用いる請求項5記載の画像形成装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はプリンタ、複写機、 ファクシミリ等の画像形成装置に関するものである。

[0002]

【従来の技術】まず、例えば記録素子として自己走査手 段を有する発光素子を用いた画像形成装置、すなわち自 己走査型LEDプリンタの概要について説明する。

【0003】図4は、自己走査型LEDプリンタの概略 図である。101は感光ドラムで、矢印aの方向に回転 30 し、該ドラム101の表面は、1次帯電器102により 均一に帯電される。103は従来の自己走査型LEDア レイ基板201を用いた自己走査型LEDプリンタへッ ドであり、ここで前記ドラム101の表面において、L EDプリンタヘッド103により輝点が結像された部分 の電荷のみを移動させ、その他の部分の電荷はそのまま で残す2次帯電を行い、静電潜像を形成する。次に、該 潜像が現像器101を通過すると、そのときの感光ドラ ム101の表面電荷の有無に従いトナーの付着、不着が 行われ、該ドラム101面上の画像が顕像化する。

【0004】以上の過程において、前記アレイ基板20 1を有する自己走査型LEDプリンタヘッド103によ り、輝点を照射された前記ドラム101の部分にトナー を付着させるか否かは、1次帯電器102の極性及び現 像器104に入れたトナーの極性等の組み合わせ如何に より、任意に決定できるのは周知のとおりである。

【0005】図5は自己走査型LEDの駆動制御部をあ らわすブロック図である。

[0006]図5において、1-1~1-55は1ライ ン上に配列された55個の自己走査型LEDチップ、L 50 スタS'1はオフになるが、転送用サイリスタS'2は

1~L128は各自己走査型LEDチップ1-1~1-55内に実装された128個の発光素子、2-1~2-55は各自己走査型LEDチップ1-1~1-55を駆 動するためのタイミング信号発生回路、3-1~3-5 5は各自己走査型LEDチップ1-1~1-55に転送 すべき記録画像信号をラッチするラッチ回路、4-1~ 4-55はシフトレジスタ、 φ10は記録画像信号を入 力する信号線、φ11は記録画像信号をシフトレジスタ 4-1~4-55に格納する際のタイミング信号を与え る信号線である。

【0007】 φ I-1から φ I-55はラッチ回路3-1~3-55から自己走査型LEDチップ1-1~1-55に記録画像信号を転送する信号線であり、以下これ らの動作について説明する。

【0008】まず、記録画像信号を図示しない外部装置 より信号線φ10を介して、シリアルにシフトレジスタ 4-1~128画素ぶん転送し、更に、順次4-2、… 4-55へ128画素ずつ転送する。この時のタイミン グは図示しない制御回路から信号線φ11を介して与え る。1ライン分の記録画像信号が転送され、シフトレジ スタ4-1~4-55に格納された後、各自己走査型L EDチップ1-1~1-55の発光素子L1~L128 を駆動する記録画像信号をラッチ回路3-1~3-55 で各々並列に保持し、更に信号線 φ I-1~φ I-55 を介して各自己走査型LEDチップ1-1~1-55へ シリアルに出力し、自己走査型LEDチップ1-1~1 - 55を駆動する。

【0009】次に自己走査型LEDチップの動作につい て説明する。

【0010】図6は、自己走査型LEDチップの等価回 路図であり、図8はタイミングチャートである。図6に おいてS1、S2、…S128は発光用サイリスタで、 図5の発光素子L1~L128に等価であり、S'1、 S'2、…S'128は転送用サイリスタである。 ϕ I は信号線 φ I-1~φ I-55を介して入力する記録画 像信号である。 φ S はスタート信号、 φ 1 および φ 2 は シフト信号であり、タイミング信号発生回路2-1~2 -55で与えられる。

【0011】まず、スタート信号

のSをLからHにす る。 øSがHの状態でシフト信号 ø1をHからLにする ことにより、図の転送用サイリスタS' 1がオン状態に なり、この転送用サイリスタS'1のゲート電圧はアノ ード電位すなわち、約5Vとなるため、次のタイミング で記録画像信号øIをHからLにすれば発光用サイリス タS1がオンになり記録のために発光する。記録画像信 号 ø I を L から H に 戻すと、 発光用サイリスタ S 1 はオ フになる。次のタイミングでシフト信号 ø 2 をHからL にすると、転送用サイリスタS'2がオンになる。次 に、シフト信号 ø 1 を Lから Hにすると、 転送用サイリ

30

オン状態のままで、次に記録画像信号oIをLからHに すると、発光用サイリスタS2がオンになる。この繰り 返しを64回行うことにより128個の発光用サイリス タS1~S128は順次走査されて、128画素分の記 録画像信号φ I に応じた点灯が可能になる。

[0012]

【発明が解決しようとする課題】以上のように、従来技 術による駆動方式は、まず先頭画素P1に対応する発光 用サイリスタS1を駆動し、次に画素P2に対応する発 光用サイリスタS2、画素P3に対応する発光用サイリ スタS3…、と順次駆動するため、最終画素P128と 隣接するチップの先頭画素P1'を駆動するタイミング は図7のように1走査ぶんずれる。この例で副走査線密 度を1200DPIにした場合、前記時間差に相当する 記録位置段差Dは約21μmとなる。この段差Dはフォ ントを記録する場合、あるいは複雑な幾何学模様を記録 する場合、発光素子の配列方向にいつも同じ位置に発生 するため、きわめて画像の品位を低下させる。

【0013】このように複数の発光素子等の記録素子を 時分割駆動して記録する場合、記録素子配列方向の直線 はすべての記録素子が同時に駆動されないために、直線 には記録できない。

【0014】係る課題を解決するために、

- ①記録素子を相補的に逆方向に傾けて作る。
- ②配列されたチップを相補的に傾けて実装する。
- ③副走査を低速に駆動し、その印字時間差を小さくす る。

等の手段が開示されているが、①、②はチップの面積が 増大しコストが上がる、③は高速記録ができなくなる、 という欠点を有する。

【0015】したがって、本発明は、安価で高速記録が 可能な、記録位置段差のない画像形成装置を提供するこ とを目的とする。

[0016]

【課題を解決するための手段】この発明に係る画像形成 装置は、複数の記録チップの夫々の記録素子を複数個の ブロックに分割し、隣接するブロックに含まれる記録素 子を互いに逆方向に走査するよう駆動するものである。

[0017]

【発明の実施の形態】この発明の実施例の構成を図1を 40 参照にしながら説明する。

【0018】図1はこの発明の一実施例の自己走査型L EDの駆動制御部を示すブロック図であり、21-1~ 21-55は1ライン上に配列された55個の自己走査 型LEDチップ、L1~L128は各自己走査型LED チップ21-1~21-55内に実装された128個の 発光素子、2-1~2-55は各自己走査型LEDチッ プ21-1~21-55を駆動するためのタイミング信 号発生回路、4-1~4-55はシフトレジスタ、61 Οは記録画像信号を入力する信号線、φ11は記録画像 50 発生回路2-1~2-55より与えられる信号であり、

信号をシフトレジスタ4-1~4-55に格納する際の タイミング信号を与える信号線である。また、図5に示 した従来装置のラッチ回路3-1~3-55を失々2分 割し、23-11、23-12~23-551、23-552とし、各自己走査型LEDチップ21-1~21 -55内の左半分の発光素子L1~L64へ記録画**像**信 号を送る信号線をφ I 1-1~φ I 1-55、各自己走 査型LEDチップ21-1~21-55内の右半分の発 光素子L65~L128へ記録画像信号を送る信号線を ø I 2 − 1 ~ ø I 2 − 5 5 としている。すなわち、各自 己走査型LEDチップ21-1~21-55の128個 の発光素子L1~L128を中央から2ブロックに分割 し、各プロックに対応してラッチ回路23-11、23 -12~23-551、23-552を設ける。

【0019】図1の構成の動作を説明する。

【0020】まず、記録画像信号を図示しない外部装置 より信号線φ10を介して、シリアルにシフトレジスタ 24-1~128画素ぶん転送し、更に、順次24-2、…24-55へ128画素ずつ転送する。この時の タイミングは図示しない制御回路より信号線の11を介 して与える。1ラインぶんの記録画像信号がシフトレジ スタ4-1~4-55へ転送された後、各自己走査型L EDチップ21-1~21-55内の左半分の発光素子 L1~L64へ転送する記録画像信号を、各自己走査型 LEDチップ21-1~21-55に対して2個ずつ設 けられている一方のラッチ回路23-11、23-2 1、…23-541、23-551で各々並列に保持 し、また、各自己走査型LEDチップ21-1~21-55内の右半分の発光素子L65~L128へ転送する 記録画像信号を他方のラッチ回路3-12、3-22、 …3-542、3-552で各々並列に保持する。次 に、ラッチ回路23-11、23-21、…23-54 1、23-551で各々並列に保持された記録画像信号 を逆方向(発光素子L64用の記録画像信号からL6 3、L62、…L1用の記録画像信号の順) にシフト し、それぞれ信号線 φ Ι 1 - 1 ~ φ Ι 1 - 5 5 へ出力 し、また、ラッチ回路23-12、23-22、…23 −542、23−552で各々並列に保持された記録画 像信号を順方向(発光素子L65からL66、L67、 …L128用の記録画像信号の順) にシフトし、信号線 φ I 2-1~φ I 2-55~出力する。

【0021】次に各自己走査型LEDチップ21-1~ 21-55の動作について説明する。

【0022】図2は、図1に示した自己走査型LEDチ ップ21-1~21-55の等価回路図である。S1、 …S64、S65、…S128は発光用サイリスタで、 これは図1の発光素子L1~L128に等価であり、 S'1、…S'64、S'65、…S'128は転送用 サイリスタである。φS、φ1、φ2はタイミング信号



また、 ϕ I 1、 ϕ I 2は各信号線 ϕ I 1 - 1, ϕ I 1 - 2, … ϕ I 1 - 5 5 および ϕ I 2 - 1, I 2 - 2, … ϕ I 2 - 5 5 を介して入力される記録画像信号である。

【0023】まず、スタート信号 ϕ SをLからHにする。スタート信号 ϕ SがHの状態でシフト信号 ϕ 1をHからLにすることにより、図の転送用サイリスタS'64およびS'65がオン状態になり、この転送用サイリスタS'64およびS'65のゲート電圧はアノード電位すなわち、約5Vとなるため、次のタイミングで記録画像信号 ϕ I1および ϕ I2をHからLにすれば発光用サイリスタS64およびS65がオンになり記録のために発光する。

【0024】記録画像信号 $_{\phi}$ I1および $_{\phi}$ I2をLから Hに戻すと、発光用サイリスタS64およびS65はオフになる。次のタイミングでシフト信号 $_{\phi}$ 2をHからLにすると、転送用サイリスタS'63およびS'66がオンになる。次に、シフト信号 $_{\phi}$ 1をLからHにすると、転送サイリスタS'64およびS'65はオフになるが、転送サイリスタS'63およびS'66はオン状態のままで、次に記録画像信号 $_{\phi}$ I1および $_{\phi}$ I2をLからHにすると、発光用サイリスタS63およびS66がオンになる。この繰り返しを32回行うことにより、各ブロック当たり64個(全128個)の発光用サイリスタS1~S128は、左側のブロックはS64、S63、…S1の順で、また、右側のブロックはS65、S66、…S128の順で順次走査されて、記録画像信号に応じた点灯が可能になる。

【0025】図3は図1に示した構成を用いて直線を記録した場合の説明図である。

【0026】これによると、各自己走査型LEDチップ 30 の両端の記録素子L1及びL128による画素P1およびP128の記録タイミングは各々隣接する自己走査型LEDチップの記録素子L128による画素P128', およびL1による画素P1'と等しいため、従来例として示した図7のチップ間段差Dが発生しなくなる。 *

*【0027】 [その他の実施例] 前記実施例において、自己走査型LEDを記録素子として用いたが通常のLED、LCD、サーマルヘッド等の記録素子に対しても本発明は適応可能である。また、自己走査のための構造は前記実施例のサイリスタに限定されず、シフトレジスタに類する構造のものであれば適応可能である。

【0028】さらに、128素子の中央から両端にむけて走査したが、両端から中央にむけて走査することも容易に実施できる。また、自己走査型LEDチップを2分割したが、隣接ブロックが逆方向に走査すれば、3分割、4分割、…でも実施可能である。

[0029]

【発明の効果】この発明は以上説明したとおり、複数の 記録チップの夫々の記録素子を複数個のプロックに分割 し、隣接するブロックに含まれる記録素子を互いに逆方 向に走査するよう駆動することにより、安価で高速に段 差のない良質な画像記録が可能である。

【図面の簡単な説明】

【図1】この発明の一実施例を示すプロック図

【図2】この発明の一実施例における自己走査型LED チップの等価回路図

【図3】この発明の一実施例を用いて直線を記録した場合の説明図

【図4】自己走査型LEDプリンタの該略図

【図5】従来の自己走査型LEDプリンタの駆動制御部 を示すプロック図

【図6】従来例における自己走査型LEDチップの等価回路図

【図7】従来例にを用いて直線を記録した場合の説明図

【図8】タイミングチャート

【符号の説明】


21-1~21-55 自己走査型LEDチップ

2-1~2-55 タイミング信号発生回路

23-11~23-552 ラッチ回路

4-1~4-55 シフトレジスタ


【図2】








【図1】



φS φ1


【図5】









【図4】




【図6】



【図7】







【手続補正書】

【提出日】平成8年4月18日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項4

【補正方法】変更

【補正内容】

【請求項4】 時分割駆動される複数の記録素子を夫々備えた複数の記録チップを有する画像形成装置において、前記複数の記録チップの夫々の前記記録素子を複数個のブロックに分割し、隣接するブロックに含まれる記録素子を互いに逆方向に走査するよう駆動することを特徴とする画像形成装置。

フロントページの続き

(72)発明者 畠 茂雄

東京都大田区下丸子3丁目30番2号キヤノ

ン株式会社内